Динамо-машины  Обратные коды 

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 [ 91 ] 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139 140 141 142 143 144 145 146 147 148 149 150 151 152 153 154 155 156 157 158 159 160 161 162 163 164 165 166 167 168 169 170 171 172 173 174 175 176 177 178 179 180 181 182 183 184 185 186 187 188 189

Сравнивая коды прямых и обратных цифр, легко видеть, что цифры первого (младшего) двоичного разряда в них всегда обратны, а цифры второго разряда всегда совпадают между собой. (На рисунке первый двоичный разряд расположен справа, левее от него - второй двоичный разряд и т. д.)

Сложнее всего правило образования третьего двоичного разряда обращенного кода. Этот разряд содержит единицу в тех и только тех случаях, когда в трех старших двоичных разрядах прямого кода содержится либо комбинация 001... (десятичные цифры laquo;2 raquo; и laquo;3 raquo;) либо комбинация 010... (десятичные цифры laquo;4 raquo; и laquo;5 raquo;).

В четвертом двоичном разряде обращенный код содержит единицу в тех и только тех случаях, когда три старшие двоичные цифры прямого кода являются нулями (десятичные цифры laquo;О raquo; и laquo;1 raquo;).

В соответствии с этими правилами построены логические схемы на рис. 2-59. При этом предполагается что исходное число находится в регистре из статических триггеров, а на выходах логических схем в зависимости от команд схемы управления появляется либо прямой, либо обратный код числа (подобно тому, как это было в схеме рис. 2-58, а).

Приведенная схема, очевидно, заметно сложнее, чем схемы обращения кода в двоичной системе или вообще при использовании непосредственных способов изображения п-ичных цифр. Впрочем, в разделе 1 (см. 1.6.2) упоминалось и о таких способах кодирования десятичных цифр, при которых обращение десятичной цифры получается обращением двоичных цифр в ее представлении (код laquo;с излишком 3 raquo;, код laquo;2, 4, 2, 1 raquo;); при использовании таких способов схемы для обращения десятичных чисел ничем не отличаются от схем обращения двоичных чисел.

2.8.4. Непосредственное вычитание. Непосредственное вычитание сравнительно редко имеется в вычислительных машинах в качестве элементарной операции. Большей частью вычитание выполняется с помощью сумматора и устройств обращения кодов чисел; такие методы вычитания описаны в разделе 3. Здесь же мы рассмотрим кратко вычитате-ли - схемы, которые могли бы осуществлять вычитание

непосредственно, подобно тому как в сулшаторах непосредственно осуществляется суммирование.

Подобно тому как полный сумматор строится из одноразрядных сумматоров, полный вычитатель должен строиться из одноразрядных вычитателей. Одноразрядный вычитатель- это схема, на входы которой поступают цифры соответствующего разряда уменьшаемого (Ь) и вычитаемого (с) и сигнал займа из предыдущего (младшего) разряда (d) и которая вырабатывает цифру разности В для данного разряда и сигнал займа D для следующего (старшего) разряда.

Одноразрядные вычитатели могут объединяться в полную схему вычитателя параллельным, последовательным или последовательно-параллельным способом. Что же касается самой схемы одноразрядного вычитателя, то она может быть построена по комбинационному, накапливающему или амплитудному принципу.

В тех машинах, в которых предусматривалось непосредственное вычитание, схема вычитателя не строилась отдельно, но создавалась на базе типовой схемы сумматора. Вместо сумматора фактически строился сум-матор-вычитатель, который при определенной коммутации внешних связей мог использоваться как сумматор, а при другой коммутации - как вычитатель. При этом коммутацию внешних связей можно либо выполнить заранее, постоянно, либо осуществить через логические элементы, которые управлялись бы специальными командами. В первом случае данное устройство могло бы использоваться всегда либо только как сумматор, либо только как вычитатель; во втором случае схема управления указьшала бы каждый раз род работы - суммирование или вычитание.

Одно из возможных построений одноразрядного двоичного сумматора-вычитателя иллюстрируется рис. 2-60.

На рис. 2-60, а показана схема полусумматора-вычитате-ля. Она построена в соответствии с таблицей 2-2.

На рис. 2-60, б показано, как нужно закоммути-ровать два полусумматора-вычитателя для того, чтобы получился одноразрядный сумматор на 3 входа. Соединения здесь выполнены так же, как на рис. 2-П (стр. 155); выходы б полусумматоров-вычитателей не используются.

В] \с

L д)

1

7 6fi

Вычитание

(отсхемыупрШЛ 1?т схемы упраВл.)

и ила л

Рис. 2-60. Двоичный одноразрядный сумматор-вычитатель: с) построение полусумматора-вычитателя; б) соединение двух полусумматоров-вычитателей в одноразрядный сумматор; в) соединение двух полусумматоров-вычитателей в одноразрядный вычитатель; г) одноразрядный сумматор-вычитатель, управляемый командами от схемы управления.