www.chms.ru - вывоз мусора в Балашихе 

Динамо-машины  Обратные коды 

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 [ 69 ] 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139 140 141 142 143 144 145 146 147 148 149 150 151 152 153 154 155 156 157 158 159 160 161 162 163 164 165 166 167 168 169 170 171 172 173 174 175 176 177 178 179 180 181 182 183 184 185 186 187 188 189

6-J-8 является во многих случаях достаточным, построение таких схем, не вызывало бы особых затруднений).

Принцип параллельно-параллельного сумматора в действительности бьш предложен впервые применительно к логическим элементам laquo;ни raquo; ( laquo;NOR raquo;), каждый из которых, как проектировалось, может иметь до 20-25 входов и работать на 20-25 других аналогичных элементов.

Если применяются элементы laquo;ни raquo; ( laquo;не или raquo;, т. е. осуществляющие операцию + Xz + + Xk), то вместо записанных выше уравнений для eg. eg,..., е,п удобнее воспользоваться следующими уравнениями:

eg = Da + {R + Di) + {R + + e).

64 = + {Rg + Da) + {Rs+ /?2+ Di) +

+ {Rs+R2+Ri+ei),

= D + (/? i + D a) + . .+ (Rm-l + Rm-2 + +

+ R2+ Di) + ( i+. . .+2+ el) .

Сигналы eg, eg,..., em, которые при этом будут получаться вместо ба, eg,..., е г, можно с тем же успехом использовать для образования цифр суммы в каждом разряде (что вытекает из принципа взаимности). В записанные уравнения вместо Di и Di удобнее подставить непосредственно их выражение через цифры слагаемых bi и а

Di = biCi=~bi+~Ci,

Di= bi + ci.

С учетом этой подстановки построение параллельно-параллельного сумматора получится таким, как показано на рис. 2-32.

При всем внешнем сходстве между сверхпараллельными и параллельно-параллельными схемами имеется, как мы говорили выше, принципиальное отличие.



Если количество разрядов т в слагаемых очень велико, то наивысший порядок подготовительных функций, формируемых в сверхпараллельной схеме, равен примерно k X logptn, где р - количество элементов (разрядов, групп), объединяемых в одну группу. При этом приходится формировать т подготовительных функций нулевого

I /У I I ни I I /У I

Рис. 2-32. Построение параллельно-параллельного сумматора из элементов laquo;ни raquo; (младшие разряды).

порядка, примерно mjp подготовительных функций первого пор ядка, /тг/р подготовительных фу нкци й второго пор ядка,..., т/р* 1 подготовительных функций -го порядка. Полное количество оборудования примерно пропорционально величине

, т , т . ,1

тр - 1

р р т(р - 1) р -

При этом время образования переносов примерно пропорционально количеству ступеней в схеме формирования подготовительных функций наивысшего порядка, т. е. примерно пропорционально k = logpm.

Таким образом, при большом количестве разрядов т количество оборудования в сверхпараллельном сумматоре растет как первая степень т, а время выполнения суммирования - как log т.

С другой стороны, легко видеть, что впараллель-но-параллельном сумматоре при большом количестве разрядов т количество оборудования *) растет

*) Мы подсчитываем здесь общее количество логических элементов, а не суммарное количество входов в них.



как irf, а время выполнения суммирования не зависит от т. По своим асимптотическим характеристикам сверхпараллельная схема оказывается ближе к обычному параллельному сумматору с учетом статистической структуры переносов (см. 2.5.1), чем к параллельно-параллельной схеме.

2.5.4. Схемы с laquo;мгновенным raquo; переносом. Схемы с laquo;мгновенным raquo; переносом представляют собой одно интересное техническое решение построения цепей двоичного переноса параллельного сумматора. При этом речь идет не о новых логических приемах построения цепи переносов, а именно об оригинальном техническом решении, основанном на известных логических принципах.

Рассматриваемые ниже схемы с равным успехом могут применяться и в тех случаях, когда регистры, связанные с сумматором, выполнены из асинхронных элементов и когда применяются синхронные элементы. Однако в последних случаях их преимущества более очевидны.

Построение схемы *) иллюстрируется рис. 2-33, где изображено 3 разряда цепи переносов: {k - 1)-й (младший из трех), ft-й и (ft + 1)-й; величины напряжений проставлены, конечно, только для ориентировки.

Как видно из рисунка, каждый разряд схемы содержит 3 триода. Триоды управляются выходными напряжениями диодных или каких-нибудь других логических схем. Эти схемы построены так, что если выполняется заданное условие (например - для логической схемы, управляющей триодом Тз,- если b Ф с), то логическая схема вырабатывает низкое напряжение (на рис. - 5,5 е); если заданное условие не выполняется, то напряжение на выходе логической схемы высокое (на рис. -2,5 в). Наличие переноса в какой-либо разряд изображается, как показано на рисунке, напряжением - 3 в, а отсутствие переноса - напряжением -4,5 в; эти уровни можно выбрать и обратными: важно лишь, чтобы оба они находились внутри перепада напряжений, вырабатываемых логическими схемами.

*) См. К i 1 b U г п Т. и др.. Parallel Addition in Digital Computers: a New Fast Carry Circuit, Proc. IEEE, part B, Sept. 1959. v. 106, No 129.



1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 [ 69 ] 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139 140 141 142 143 144 145 146 147 148 149 150 151 152 153 154 155 156 157 158 159 160 161 162 163 164 165 166 167 168 169 170 171 172 173 174 175 176 177 178 179 180 181 182 183 184 185 186 187 188 189