Динамо-машины  Обратные коды 

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 [ 58 ] 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139 140 141 142 143 144 145 146 147 148 149 150 151 152 153 154 155 156 157 158 159 160 161 162 163 164 165 166 167 168 169 170 171 172 173 174 175 176 177 178 179 180 181 182 183 184 185 186 187 188 189

и суммирование выполняется вчетверо медленнее, занимая по 4 такта на каждый десятичный разряд.

Работает схема рис. 2-23 следующим образом.

Цифры слагаемых (в виде импульсных сигналов) поступают последовательно на входы Ь и с верхнего одноразрядного двоичного сумматора. Вместе с линией задержки Л.З.-1 на 1 такт он образует последовательный двоичный

Рис. 2-23. Последовательный 4-тактный десятичный сумматор для кода с излишком 3.

сумматор, который производит сложение двоичных изображений слагаемых по правилам двоичной арифметики. Так как мы пользуемся кодом с излишком 3, то сигнал двоичного переноса, образующийся на выходе Е верхнего сумматора при сложении старших двоичных Щ1фр тетрады, является сигналом переноса в следующий десятичный разряд. Указанные моменты времени отмечаются импульсами laquo;конец тетрады raquo;, которые поступают из устройства управления с частотой, равной V4. частоты тактов.

в зависимости от того, есть ли перенос в следующий десятичный разряд, импульс laquo;конец тетрады raquo; проходит через элемент laquo;и-1 raquo;, либо через элемент laquo;и-2 raquo; (в элементе laquo;и-1 raquo; сигнал переноса разрешает прохождение импульса laquo;конец тетрады raquo;, в элементе laquo;и-2 raquo; он, наоборот, поступает на вход запрета, отмеченный на рисунке точкой). Кроме того, импульс laquo;конец тетрады raquo; через элемент laquo;или raquo; поступает на вход с нижнего двоичного сумматора. На другой его вход (Ь) поступает некорректированная сумма с выхода верхнего сумматора; так как она при этом проходит через линию задержки Л.З.-2 (на 3 такта), то момент поступления импульса laquo;конец тетрады raquo; на вход с совпадает с моментом прихода импульса младшего двоичного разряда тетрады суммы на вход Ь. Линии задержки (Л.З.-З, Л.З.-4 и Л.3.-5) расположены так, что если импульс laquo;конец тетрады raquo; прошел через элемент laquo;и-1 raquo;, то на входе с нижнего сумматора появится также импульс одновременно со в т о р ы м двоичным разрядом тетрады, поступающей на вход Ь, а в третьем и четвертом тактах на входе с никаких сигналов не будет; если же импульс laquo;конец тетрады raquo; прошел через элемент laquo;и-2 raquo;, то во втором такте на вход с нижнего сумматора ничего не поступает, а в третьем и четвертом тактах поступают импульсы.

Таким образом, на вход с нижнего сумматора поступает либо код ООН (где младшие разряды, идущие по времени раньше, записаны справа), т. е. число 3, либо код 1101, т. е. число 13. Складывая эту корректирующую поправку с некорректированной суммой, которая подается на вход Ь, нижний сумматор формирует правильную сумму. При этом переносы из тетрады в тетраду, ксяорые могли бы возникнуть в нижнем сумматоре, блокируются в элементе laquo;и-3 raquo; импульсом laquo;конец тетрады raquo;, который поступает на вход запрета как раз в тот момент времени, когда на входы Ьис поступают младшие двоичные разряды десятичного разряда.

Суммирование одной пары десятичных цифр в схеме рис. 2-23 занимает, очевидно, в общей сложности 7 тактов - от момента поступления младших двоичных цифр слагаемых на входы верхнего сумматора до получения старшей двоичной цифры суммы на выходе нижнего сумматор а. Однако мы все же называем сумматор 4-тактным

потому что в течение последних трех тактов суммирования данной, пары десятичных цифр, когда в нижнем сумматоре заканчивается добавление корректирующей поправки к некорректированной сумме, в верхнем сумматоре уже идет суммирование двоичных цифр следующего десятичного разряда.

Для схемы рис. 2-22 (б) было характерно:

параллельное сложение десятичных разрядов, параллельное сложение двоичных цифр внутри десятичных разрядов,

последовательное сложение сначала слагаемых между собой, затем некорректированной суммы с корректирующей поправкой;

в схеме рис. 2-23 имеем:

последовательное сложение десятичных разрядов, последовательное сложение двоичных цифр внутри десятичных разрядов,

параллельное сложение слагаемых между собой и некорректированной суммы с корректирующей поправкой.

В то же время, например, схема рис. 2-22,g дает:

параллельное сложение десятичных разрядов, параллельное сложение двоичных цифр внутри десятичных разрядов,

параллельное сложение слагаемых между собой и некорректированной суммы с корректирующей поправкой.

Всего же возможно, очевидно, 2=8 различных комбинаций этих трех условий. Комбинация, обеспечивающая наибольшую скорость и требующая наибольшего количества оборудования - это схема рис. 2-22, а (все операции - параллельно). Наименьшего количества оборудования и наибольшего времени для вьшолнения сложения потребовал бы сумматор, в котором все операции выполнялись бы последовательно; в его состав мог бы входить всего один одноразрядный двоичный сумматор; зато и суммирование десятичных чисел занимало бы в среднем по 8 тактов на каждый десятичный разряд. В любом слу-