Динамо-машины  Обратные коды 

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139 140 141 142 143 144 145 146 147 148 149 150 151 152 153 154 155 156 157 158 159 160 161 162 163 164 165 166 167 168 169 170 171 172 173 174 175 176 177 178 179 180 181 182 183 184 [ 185 ] 186 187 188 189

П а п е р н о в А. А П е т р о в а Г. Н., К вопросу об округлении произведения при умножении со старших разрядов множителя. В сб. laquo;Цифр, вычисл. техн. и программир. raquo;, вып. 1, laquo;Сов. радио raquo;, 1966 стр. 5-11.

Параметроны, ИЛ, 1962.

П и с к у н о в С. В., Последовательный десятичный сумматор Авт св. СССР, кл. 42т, 14/03 (G06f), № 169891.

ПиткевичА. А., ПроцкевичА. И., Устройство для сравнения чисел. Авт. св. СССР, кл. 42т, 14 (G06f), № 183483.

П о с н о в Н. П., Метод десятичного умножения с последовательной заготовкой кратных множимого, laquo;Весц! АН БССР. Сер. Ф1з.-тэхн. н. Изв. АН БССР, Сер. физ.-техн. н. raquo;, 1964, № 2 стр. 12-15.

ПрессманА. И., Расчет и проектирование схем на полупро- водниковых приборах для цифровых вычислительных машин, ИЛ, 1963.

Рабинович 3. Л. и др.. Арифметическое устройство с повышенной скоростью выполнения операций. В сб. laquo;Вопр. вычисл. матем. и вычисл. техн. raquo;, Машгиз, 1963, стр. 165-170.

Рабинович 3. Л., Элементарные операции в вычислительных машинах, Киев, laquo;Техн1ка raquo;, 1966.

Рабинович 3. Л., МихновскийС. Д. и др.. Анализ методов многотактного умножения и деления в ЦВМ, laquo;Автоматика и приборостроение raquo;, 1962, № 2, стр. 38-43.

Ричарде Р. К., Элементы и схемы цифровых вычислительных машин, ИЛ, 1961.

Ричарде Р. К., Арифметические операции в цифровые вычислительных машинах, ИЛ, 1957.

Самохвалов Е. А., Арифметическое устройство ЦВМ на параметронах, laquo;Автоматика и приборостроение. Информ. научно-техн. сб. raquo;, 1965. № 4 (24), стр. 20-22.

Скрипкин А. Я-, Поздняков В. А., Устройство для сравнения двоичных чисел. Авт. св. СССР, кл. 42т, 14/03 (G06f), № 174442.

С м и р н о в А. Ф., Быстро.действующая схема умножения на полупроводниковых элементах. В сб. laquo;Вычисл. и информ. техника raquo;, 1962, стр. 82-90.

С те п а н о в с к и й Д. И., Двоичный счегчик, Авт. св. СССР, кл. 42т, 14,21 а, 37/48 (G06f), № 190061.

Сумароков Л. Н. и др.. Параллельный сумматор. Авт. св. СССР, кл, 42 т, 14/03 (G06f), № 169886.

ТерешковД. С. и др.. Десятичный счетчик с переменным модулем пересчета. Авт. св. СССР, кл. 42т, 14/03 (G06f), № 169884.

Тор го в Ю. И., Арифметическое устройство на динамических элементах, ВЦ АН СССР, 1963, стр. 86.

Фридман Г. Ф., Логические схемы п-входных полусумматоров и их применение для преобразования рефлексного двоичного кода в прямой, laquo;Изв. АН СССР, Техн. кибернетика raquo;, 1963, № 5, стр. 43 -53.

ХетагуровЯ.А., Арифметические устройства вычислительных машин дискретного действия, Госатомиздат, 1961.

ХетагуровЯ.А., О проектировании арифметических устройств с учетом надежности работы. В сб. laquo;Вычисл. техника raquo;, вып. 3, Госатомиздат, 1962, стр. 52-60.

ХетагуровЯ.А. и др.. Матричное устройство перемножения. В сб. laquo;Вопр. вычисл. матем. и вычисл. техн. raquo;, Машгиз, 1963, стр. 157- 184.

Храпченко В. М., Об оценке погрешности двоичного умножения. В сб. laquo;Проблемы кибернетики raquo;, вып. 10, 1963, стр. 165-177.

ХрапченкоВ. М., Об одном способе преобразования многорядного кода в однорядный, ДАН СССР, 1963, 148, № 2, стр. 296, 299.

Чистяков Б. В. и др.. Реверсивный двоичный феррит-транзисторный счетчик. Авт. св. СССР, кл. 42т, 14/03 (G06f), № 167372.

ЧугаевЮ. Г., Плиско В. А., Электронные цифровые вычислительные машины, Воениздат, 1962.

Ш а п и р о Г. С, 3 л о т и и к Д. Л., К математической теории кодов с исправлением ошибок, laquo;Кибернетический сборник raquo;, ИЛ, 1962, № 5.

Ш а у м а н А. М., Класс сумматоров с повышенной надежностью. В сб. laquo;Вычисл. техн. и вопр. программир. raquo;, вып. 4, Ленинград, ун-т, 1965, стр. 104-109.

Ш в а р ц С, Полупроводниковые схемы, ИЛ, 1962.

Ш е н н о н К., Работы по теории информации и кибернетике, ИЛ, 1963.

Щербина П. И., Асимметрические коды, исправляющие многократные ошибки при арифметических операциях. В сб. laquo;Вычисл. техника raquo;, Минск, laquo;Наука и техника raquo;, 1965, стр. 20-30.

Ю н ч и к А. М., Устройство для сравнения модулей двух двоично-кодированных чисел, laquo;Автоматика и приборостр. Информ. иаучио-техн. сб. raquo;, 1965, № 2 (22), стр. 22-23.

А d а ш S L. R., Ring circuit, пат. США, кл. 340-174, № 3160862.

Aleksanderl., Array networks for a parallel adder and its control, laquo;1ЕЕЕ Trans. Electron. Comput. raquo;, 1967, 16, N 2, стр. 226- 229.

AmanoR., Logic circuits using Esaki diodes, laquo;Electronics and Communications in Japaro, 1964, 47, стр. 122-132.

AmbrosinoF., Improvements in or relating to adders, англ. пат. кл. G 4A (G06f), № 1017314.

Amdahl G. M., Structure of System/360-3. Processing Unit Design Considerations, laquo;IBM Systems J. raquo;, 1964, 3, N 2, стр. 144-164.

A m d a h 1 L. D. et al., Simultaneous digital multiply-add, mul-tiply-subtract circuit., пат. США, кл. 235-164, № 3202805.

A m d a h 1 L. D. et al., Stored logic computer., пат. США, кл. 340-172. 5, № 3246303.

A m о d e i J. J., High sp-ed adders and comparators using tran- sistors and tunnel diodes, laquo;1ЕЕЕ Trans. Electron. Comput. raquo;, 1964,13, N 5, стр. 563-575.

Anderson D. W., S p a r a с i о F. J., T о m a s u 1 о R. M., The IBM System 360 Model 91. Machine philosophy and instruction handling, laquo;IBM J. Rec. and Developm. raquo;, 1967, 11, N 1, стр. 8-24

A n d e г s о n S. F. et al.. The IBM System/36d Model 91. Floatingpoint execution unit, laquo;IBM J. Res. and Developm. raquo;. 1967 11. N 1 стр. 34-53. . gt; .

Andrews С. A., Core adder, пат. США, 235-175, № 3185826.

ArangoH., Santos J., A fast carry-propagation circuit for base 3 signed поп redundant arithmetic, laquo;1ЕЕЕ Trans. Electron. Comout raquo; 1965, 15, N2, стр. 254-255.

A r m g a r t h D., Schaltungen zur Realisierung von logischen Fun-ktionen in DTL und RTL, laquo;Nachrichtentechnik raquo;. 1967, 17, N 6. стр. 240-246.

Ary a M. C, Binary magnitude comparator, пат. США, кл. 235-177, № 3091392.

A s h e п h u г s t R. L., The Maniac 1 1 1 arithmetic system, kAFIPS Proc. Spring Joint Comput. Conf., San Francisco, Calif. 1962, vol. 21 raquo;, Palo Alto, Calif., 1962, стр. 195-202.

AugusteJ., DeloffreJ., Dispositif calculateur associe a une additionneuse, фр. пат. кл. GOO f, № 1269264.

A V i z i e П i s A., К i m b 1 e D. M., A general building block for digital arithmetic, Proc. Nat. Sympos. Impact. Batch Fabric. Future Comput., 1965, стр. 173-180.

В a e r R. M., R e d 1 i с h M. G., Multiple - Precision Arithmetic and Exact Calculation of 3-j, 6-j and 9-j Symbols, laquo;Сотга. of the АСМ raquo;, 1964, 7, N 11, стр. 657-659.

В a r t e e Т. С, Digital computer fundamentals, 2nd ed. New York, McGraw-Hill Book Co., 1966.

BarteeT. C, Chapman D. J., High-speed accumulator for real-time computer, laquo;1ЕЕЕ Internal. Convent. Rec. raquo;, 1965, 13, N 3, стр. 242-247.

В a r t e e Т. С, С h a p m a n D. J., Design of an accumulator for a general purpose computer, laquo;1ЕЕЕ Trans. Electron. Comput. raquo;, 1965, 14, N 4, стр. 570-574.

В a r t e e Т. С, L e b о w I. L., R e e d I. S., Theory and design of digital machines, London, McGraw-Hill, 1962.

В a t с h e r K- E., On number of stable states in NOR network, laquo;1ЕЕЕ Trans, on Electron. Comput. raquo;, 1965, vol EC-14, N 6, стр. 931- 932.

В e П t a 1 L. J., Floating point arithmetic unit, laquo;Electronic Eng. raquo;, 1962, 34, N 409, стр. 144-147.

В er n s t e i n A. J., К i m W. H., Single- and double adjacent, error-correcting codes for arithmetic units, laquo;1ЕЕЕ Trans. Inform. Theo-ry raquo;, 1963, B, N 3, стр. 209-210.

В 1 a a u w G. A., Structure of System -360-5, Multisystem organisation, laquo;IBM Systems J. raquo;, 1964, 3, N 2, стр. 181-185.

BlaauwA., BrooksF. J., Jr., Structure of System 360-1. Outline of logical structure, laquo;IBM Systems J. raquo;, 1964, 3, N 2, стр. 119-135.

В 1 u m R. J., Binary code translating device, пат. США, кл. 340- 347, № 3138794.