www.chms.ru - вывоз мусора в Балашихе 

Динамо-машины  Обратные коды 

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139 140 141 142 143 144 145 146 147 148 149 150 [ 151 ] 152 153 154 155 156 157 158 159 160 161 162 163 164 165 166 167 168 169 170 171 172 173 174 175 176 177 178 179 180 181 182 183 184 185 186 187 188 189

либо равна нулю (если k-я цифра множителя есть О, Uk = 0), либо равна с (если Uk = 1).

Сумматоры выполняют суммирование этих частичных произведений. На выходе 1-го сумматора (2i) получаем величину ас, где - старшая цифра множителя. Сдвиг на 1 такт, выполняемый первой линией задержки (Л. 3.), эквивалентен удвоению этой величины. Далее во втором сумматоре (Eg) происходит сложение с ас, причем получается 2aiC -j- а. После второй линии задержки на 1 такт получим величину Аас 2ас, а после третьего сумматора (Eg) - величину iac -\-2ас -\-а и т. д. На выходе т-то сумматора получается величина

Передвинув мысленно запятую в этом числе так, чтобы она находилась перед первым (старшим) разрядом, мы уменьшим его в 2 раз. При этом оно будет равно

2-iaiC -f + . - . -f 2-( - а, гС -f 2- laquo;а ,с,

т. е. искомому произведению а X с (поскольку а, а,... - это двоичные цифры множителя а, я а = 2~ai + 2~аа + + ...-Ь2--а ).

Младшая цифра произведения появляется на выходе последнего сумматора в том же такте, в котором из регистра С выходит младшая цифра множимого. Так как всего произведение содержит 2т разрядов, полное время умножения равно 2т - 1 тактов. При этом в течение первых т тактов из регистра С выдаются цифры множимого, а в течение последующих тактов - нули*); когда с выхода последнего сумматора выходят старшие т разрядов произведения, ни множимое, ни множитель уже не играюг фактически роли: вся необходимая информация к этому времени имеется в линиях задержки Л. 3., а также в тех элементах запоминания, которые входят в состав последовательных сумматоров и предназначены для хранения цифр переноса.

Даже с первого взгляда ясно, что по количеству оборудования и по скорости выполнения умножения схема

*) Как мы увидим в 4.7, при выполнении умножения с учетом алгебраических знаков в течение последних m тактов из регистра множимого в некоторых случаях должны выдаваться единицы.



рис. 4-15 весьма близка к множительным устройствам параллельного типа. Однако при более внимательном рассмотрении оказывается, что она попросту в точности совпадает со схемой множительного устройства параллельного типа, описанной в разделе 4.3.2 и изображенной на рис. 4-7 (стр. 406).

Действительно. Работу схемы рис. 4-15 можно объяснить следующим образом Предположим, что в регистре А находится множимое (на рис. 4-7 этот регистр назван регистром С), а в регистре С - множитель (на рис. 4-7 - это регистр А). Множимое из регистра А схемы рис. 4-15 параллельным кодом выдается на систему элементов laquo;ш, которые Б каждом такте управляются очередной цифрой множителя, поступившей из регистра С. На выходах элементов laquo;и raquo; в каждом такте в параллельном коде получается очередное частичное произведение множимого (а) на соответствующую цифру множимого (Cj): если ci = О, то с,-а --= О, если Ci= 1, то Cia = а. Ряд последовательных сумматоров Hi ~ имеющихся на рис. 4-15, можно рассматривать как единый параллельный сулшатор, в котором разорваны цепи сквозных переносов; элементы запоминания цифр переноса, которые входят в состав каждого из последовательных сумматоров, на рис. 4-7 изображены отдельно, в виде триггеров регистра Е; значком laquo;2 raquo; на рис. 4-7 обозначен одноразрядный двоичный сумматор, который в соединении с триггером Т из регистра Е образует один последовательный сумматор - то, что обозначено как 2j на рис. 4-15. В сулшаторе происходит сложение частичных произведений, причем результат каждого суммирования получается в виде 2 чисел; одно из них - состоящее из цифр на выходах Е одноразрядных сумматоров - запоминается внутри последовательных сумматоров (на рис. 4-7 в триггерах регистра ) и в следующем такте поступает на входы е одноразрядных сумматоров; другое число - состоящее из цифр на выходах В одноразрядных сумматоров - передается в ряд линий задержки (Л. 3.) (на рис. 4-7 - регистр Б) и в следующем такте возвращается со сдвигом вправо на 1 разряд на входы Ъ одноразрядных сумматоров.

Разница между схемами рис. 4-15 и 4-7 состоит, как мы видим, по существу лишь в том, каким способом заканчи-



Бается\ умножение, а также в какой форме и откуда воспринимается его результат. В схеме рис. 4-7 в течение первых /и тактов умножения младшие цифры произведений, которые получаются последовательно, одна за другой, на выходе младшего разряда сумматора, передаются в освобождающиеся разряды регистра множителя (регистр А на рис. 4-7); затем в сумматоре открываются цепи сквозного переноса, число из регистра Е добавляется к числу из регистра В и результат умножения прочитывается параллельным кодом: младшие т разрядов - из регистра А, старшие т разрядов - из регистра В. В схеме рис. 4-15 произведение прочитывается в последовательной форме прямо с выхода младшего из сумматоров, причем после первых т тактов тратится еще столько же времени на то, чтобы цифры, хранившиеся в элементах запоминания последовательных сумматоров, просуммировались бы с цифрами, имеющилшся в линиях задержки (Л. 3.); за это время на выходе последнего сумматора как раз и появляются старшие цифры произведения; времени на это тратится больше, чем в схеме рис. 4-7, зато нет необходимости в цепях сквозного переноса, и набор из т последовательных сумматоров никогда не должен превращаться в настоящий /и-разряд-ный параллельный сумматор.

Мы упоминали уже в 4.3.2, что многие авторы незави- симо друг от друга предлагали схему рис. 4-7 или ее разновидности, не зная о том, что схема эта была впервые описана Б одной из самых ранних работ по вычислительной технике (см. сноску на стр. 405), и не замечая, что она в точности идентична широко известной схеме рис. 4-15. Вместе с тем не стоит пренебрегать и тем фактом, что схема рис. 4-7 была получена как предельный случай применения в параллельных множительных устройствах методов запоминания переносов, а схема рис. 4-15 - как предельный случай применения в последовательных устройствах метода введения дополнительных сумматоров. Если в 4.3.2 мы обсуждали вопрос о том, как многие из других методов ускорения умножения, известных для параллельных устройств, можно применять в комбинации с идеей схемы рис. 4-7, то здесь имело бы смысл посмотреть, как идеи схемы рис. 4-15 можно сочетать с другими идеями ускорения умножения в последовательных устройствах.



1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139 140 141 142 143 144 145 146 147 148 149 150 [ 151 ] 152 153 154 155 156 157 158 159 160 161 162 163 164 165 166 167 168 169 170 171 172 173 174 175 176 177 178 179 180 181 182 183 184 185 186 187 188 189