Динамо-машины  Обратные коды 

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139 140 141 142 143 [ 144 ] 145 146 147 148 149 150 151 152 153 154 155 156 157 158 159 160 161 162 163 164 165 166 167 168 169 170 171 172 173 174 175 176 177 178 179 180 181 182 183 184 185 186 187 188 189

Заметим еще, что для передачи сигналов с выходов одних сумматоров на входы других и т. д. могут потребоваться промежуточные усилители постоянного тока. Такие усилители во многих случаях дают одновременно с усилением инвертирование сигнала; ставить же 2 каскада усиления невыгодно как с точки зрения количества оборудования, так и точки зрения быстродействия. В этой ситуации весьма полезной оказьюается самодвойственность функций ВиЕ, рассмотренная в 2.2.3 и используемая аналогично тому, как это предлагалось в указанном разделе применительно к параллельньш сумматорам.

Какой же выигрыш по быстродействию может быть получен в данной схеме?

Пусть сигналы, соответствующие цифрам сомножителей, поданы на входы схемы все одновременно; это должны быть сигналы потенциального типа - скажем, в виде уровней напряжения с выходов статических триггеров регистров множителя и множимого. Сразу вслед за этим срабатывают все логические элементы laquo;и raquo;, имеющиеся в составе устройства; сигналы на их выходах появляются с небольшой задержкой относительно момента появления входных сигналов, на всех элементах laquo;и raquo; одновременно. Основное время требуется, конечно, не для работы элементов laquo;и raquo;, а для работы сумматоров. Первым срабатывает одноразрядный сумматор, находящийся в правом верхнем углу ромба (младший одноразрядный сумматор верхнего ряда). Через промежуток времени Тд сигнал с его выхода переноса Е поступает на вход переноса е второго справа одноразрядного сумматора верхнего ряда и начинается срабатывание второго одноразрядного сумматора; через промежуток времени 2tE начнется срабатывание третьего одноразрядного сумматора верхнего ряда и т. д. Обозначим через Тв время, необходимое для получения в одноразрядном сумматоре сигнала суммы В, а через Т - время получения сигнала переноса Е после того, как на его входы поступил последний из входных сигналов. При этом окажется, что второй сверху ряд сумматоров начинает работу со сдвигом по времени tE + fs относительно первого ряда; срабатывание крайнего правого одноразрядного сумматора второго ряда начинается с того момента времени, когда на его вход b поступает выходной сигнал В из второго одноразрядного сум-

матора верхнего ряда; далее через время Т (т. е. всего через 2т + Тв от начала работы сумматоров) одновременно поступают сигналы на входы Ьие второго одноразрядного сумматора второго ряда и т. д. laquo;Волна raquo; установления уровней, сигналов, начинаясь в правом верхнем углу ромба, распространяется одновременно (хотя и с разными скоростями) и в горизонтальном, ив вертикальном направлениях. Последним в схеме срабатывает, очевидно, одноразрядный сумматор в левом нижнем углу ромба; установлением напряжения на его выходе В заканчивается образование сигналов произведения на выходах устройства. Нетрудно подсчитать, что время формирования произведения равно примерно 2тт + тхв.

Ддя сравнения напомним, что, например, в множительном устройстве с регистром запоминания переносов, описанном в 4.3.2 (см. рис. 4-7 на стр. 406), время образования произведения было равно тхс + Ts, где Тс - такт сдвига,

- время однократного суммирования т-разрядных чисел; так как ts = тт + Хв, то тХс + tj тхв + тХс.

На первый взгляд кажется, что это времена одного порядка и что устройство рис. 4-9 не дает никакого или почти никакого выигрыша в быстродействии. В действительности это не так.

Заметим, что условия работы одноразрядных сумматоров в схеме рис. 4-9 заметно отличаются от обьиных условий работы в схеме параллельного сумматора. Если обычно можно считать, что сигналы цифр слагаемых Ьис установлены на входах заранее и необходимо обеспечить лишь минимальную задержку между поступлением входного сигнала переноса ей образованием выходного сигнала переноса Е, то здесь во многих случаях входной сигнал переноса е и сигнал одного из слагаемых (на входе Ъ) появляются одновременно, и необходимо обеспечить минимальное запаздывание между временем их появления и образованием сигналов на выходах В vl Е одноразрядного сумматора. Поэтому здесь необходимо строить весь одноразрядный сумматор из быстродействующих логических элементов; не имеет смысла выделять участок формирования переносов, а в участках формирования суммы и формирования подготовительных функций применять более медленные элементы, как это предлагалось в 2.4.1. При использовании

во всем сумматоре одинаковых логических элементов с временем срабатьшания на ступень для многих построений сумматора оказьшается, что Хе ti, Хв ~ 2ti. В этом случае время выполнения умножения равно примерно Атх.

В современных потенциальных элементах схем, в которых многократно применяются ограничители для стандартизации уровней сигналов, подавляющее большинство неисправностей проявляется в виде уменьшения скорости установления выходного сигнала.

В множительном устройстве рис. 4-7 и вообще в устройствах, рассматривавшихся в предыдущих разделах, схема управления нарезала полное время умножения на ряд laquo;тактов raquo;, в течение каждого из которых должны были одновременно сработать во всех разрядах сравнительно короткие цепочки из нескольких потенциальных элементов. Например, в схеме рис. 4-7 (стр. 406) в течение каждого из тактов, кроме заключительного, во всех т разрядах сра-батьшают по 2 цепочки:

- элемент laquo;и raquo; на выходе регистра С - одноразрядный сумматор (выход Е) - триггер Е;

- элемент laquo;и raquo; на выходе регистра С - одноразрядный сумматор (выход jB) - триггер регистра В.

При использовании обычных потенциальных элементов эти цепочки содержат примерно по 4 элемента каждая, так что Тс 4ti.

В отличие от этого в множительном устройстве рис. 4-9 схема управления отводит один, сравн! тельно большой отрезок времени на всю операцию, в течение которого должна сработать длинная цепочка из примерно 4т элементов и одновременно с ней несколько более коротких цепочек.

Время, отводимое на срабатывание цепочки потенциальных элементов, выбирается обычно равньш сумме времен срабатываний всех элементов, входящих в цепочку, плюс некоторый запас. При этом ясно, что чем длиннее цепочка элементов, на которую отводится единое время для срабатывания (без нарезки на более мелкие такты), тем меньше может повлиять снижение быстродействия одного какого-нибудь элемента на общее время срабатывания цепочки.

Зная закон распределения времени срабатьшания для отдельных элементов (с учетом технологического разброса,