Динамо-машины  Обратные коды 

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 129 [ 130 ] 131 132 133 134 135 136 137 138 139 140 141 142 143 144 145 146 147 148 149 150 151 152 153 154 155 156 157 158 159 160 161 162 163 164 165 166 167 168 169 170 171 172 173 174 175 176 177 178 179 180 181 182 183 184 185 186 187 188 189

умножения получится равным

1,5 11

на каждый разряд множителя - почти на 40% меньше, чем при отсутствии дополнительных цепей сдвига (для этого

случая мы имеем gts на разряд - см. стр. 393).

Максимальное время умножения подсчитать здесь,несколько сложнее. Ясно, что наибольшее количество тактов суммирования-вычитания - -/г такта на разряд - получится в том случае, когда множитель имеет вид...101010...; Однако при этом и количество сдвигов составляет всего /г на разряд. Наибольшее количество сдвигов - /д на разряд - получится, когда множитель имеет вид... 1001001...; но при этом на каждый разряд множителя придется всего /g такта суммирования-вычитания. Комбинация, в которой получается максимум по времени, и величина этого максимума зависят от соотношения между Ts и Тс. Во всяком случае, максимальное время умножения всег-

1 , 2 . да меньше, чем g Ts+g Тс на разряд.

2 deg;. Рассмотрим теперь введение сдвинутого сумматора. Предположим, как и прежде, что умножение выполняется по первому варианту (см. 4.1.2) и что поэтому построение множительного устройства в общих чертах соответствует рис. 4-2, а на стр. 350. В этом построении, однако, цепи сдвига вправо на 1 разряд, имевшиеся в регистрах А и В, заменены цепями сдвига на 2 разряда, а между регистрами В и С, наряду с имеющимся обычно сумматором, включен дополнительно еще один сумматор; последний позволяет добавлять к содержимому регистра Б удвоенное число из регистра С (рис. 4-4, а). Оба сумматора устроены одинаково, но ко входам второго из них выходные сигналы регистра С присоединены со сдвигом влево на 1 разряд.

Вместо того чтобы устраивать дополнительный сумматор, можно было бы предусмотреть два ряда элементов laquo;и raquo; и далее ряд элементов laquo;или raquo;, с тем чтобы число из регистра С передавалось на входы сумматора либо через один ряд элементов laquo;и raquo; (прямо), либо через другой ряд (со сдвигом на один разряд). Однако такое решение, показанное на рис. 4-4,6,

далеко не всегда проще осуществить, чем вариант с лишним сумматором. Дело в том, что в каждом разряде сумматора входной сигнал одного из слагаемых поступает обычно

иепи ci/euda SnpaBo но 2разр.

РегистрА

/(схеме ти .

пения (мМшие /(оманда сЗ иг1 , цитры А)--

Цени сЯВига бтаНо т

Регистр В

CffM ча 710р

Номанда сумшрование или Вычитание С

или.. Вычитание 20

Регистр С

Команда быдат но cumMotnap гс

Рис. 4-4. Построение арифметического устройства при использовании для ускорения умножения сдвинутого сумматора: а) с дополнительным сумматором; б) с дополнительными логическими элементами для передачи множимого па сумматор прямо или со сдвигом.

на несколько логических элементов; поэтому на выходах элементов laquo;или raquo; могут потребоваться усилители-формирователи сигналов; кроме того, в сумматоре иногда используются

прямые и инверсные выходы триггеров регистра С, что потребовало бы удвоения количества элементов laquo;и raquo; и laquo;или raquo;. Оценивая в дальнейшем рассматриваемый метод ускорения умножения, мы будем считать, что для его осуществления требуется лишний ряд сумматоров, т. е. что схема строится в соответствии с рис. 4-4, а.

Дополнительный сумматор, как и дополнительные цепи сдвига, можно использовать по-разному. По литературе*) известно применение сдвинутого сумматора .в комбинации с логическим методом группировки разрядов по парам (см. 4.2.2). При этом поступают следующим образом. Если при расшифровке очередной пары разрядов оказывается, что суммирование или вычитание должно производиться в первом из двух ближайших циклов умножения, то это выполняется с помощью основного сумматора, если суммирование или вычитание требуется во втором из пары циклов умножения, то соответствующие операции выполняются через дополнительный сумматор (без такта сдвига суммы частичных произведений вправо); если в течение ближайших двух циклов умножения не требуется производить ни сложений, ни вычитаний, то команды не подаются ни на один из сумматоров. В любом случае далее следует сдвиг множителя и суммы частичных произведений сразу на 2 разряда, а затем расшифровка следующей пары разрядов множителя.

Ясно, что количество суммирований или вычитаний при этом получается точно таким же, как и при отсутствии сдвинутого сумматора - в среднем /g, а в худшем случае V2 суммирования или вычитания на разряд. Количество сдвигов всегда равно /г на разряд множителя. Если полагать, как мы это делали раньше, что такт суммирования Те равен двум тактам сдвига Тс, то среднее время умножения окажется равным

3,1 5

8 Те -byTc=gTE

на каждый разряд множителя, т. е. несколько хуже, чем

*) Впервые, вероятно, этот метод описан в докладе Лебедева С. А. laquo;Электронные вычислительные машины raquo;, Сессия АН СССР по научным проблемам автоматизации производства. Пленарные заседания, АН СССР, 1957.