Динамо-машины  Однокристальные микроконтроллеры 

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 [ 18 ] 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63

	-с?-	в] Vdd
		Т] WP
		б] SCL
Vss [7		Л SDA

Рис. 3.12. Расположение выводов 24LC16B

Запись в память и считывание из нее осуществляется по принципам, описанным выше, поэтому мы не будем повторяться.

Очень важный момент, на который обращают внимание разработчики микросхемы, связан с повторным обращением к памяти вслед за завершением предыдущего цикла. Другими словами, после установки условия Stop внутри микросхемы начинается процесс записи в матрицу памяти и, пока он не закончится, совершать повторные операции не представляется возможным.

Особенно это будет заметно в режиме fast-speed, поскольку в нем используются ускоренные шинные циклы. Сообщить об окончании внутренних операций микросхема может только при помощи установки сигнала АСК в состояние laquo;О raquo;. Для сокращения времени опознавания разработчики рекомендуют производить эту процедуру с помощью так называемого поллинга (acknowledge polling flow), то есть постоянного опроса состояния готовности. Процедура поллинга приведена на рис. 3.13.

Как следует из рис. 3.13, master-абонент вслед за передачей условия Stop выставляет условие Start, передает slave-адрес и проверяет сигнал АСК. Если АСК = 1 (занято), передается повторно условие Start, slave-адрес, осуществляется проверка АСК. Если АСК = О (свободно), master-абонент переходит к следующей операции.

Память можно защитить от заниси, подключив вывод WP к напряжению VpQ. Обратите внимание: таким образом защищается полный объем памяти (OOOh-7FFh), а не ее часть (верхняя или нижняя). Защищенная память представляет собой тип ROM с последовагель-ным досгупом (read-only, только чтение).

Внутреннее устройство микросхемы, приводимое в технической документации, вы можете увидеть на рис. 3.14.

Следующая операция

Рис. 3.13. Процедура поллинга

SDA SCL

Vdd -

Vss -

gt; 4

Рис. 3.14. Внутреннее устройство микросхемы 24LC16B

Рис. 3.15. PacпoJ)oжeниe выводов 24LC32A

На рис. 3.14:

1 - порт ввода/вывода;

2 - контроллер памяти;

3 - декодер laquo;X raquo;;

4 - генератор высокого напряжения;

5 - матрица памяти;

6 - селектор страниц;

7 - декодер laquo;Y raquo;;

8 - схема контроля R/W.

24LC32A

Пожалуй, это наиболее интересная микросхема, нозволяюгцая хранить 32 кбита информации. laquo;Как же так, - спросите вы, - неужели возможно без специальных средств обеспечить хранение и обмен информации, превышающей 16 кбитов? raquo; Оказывается, можно. Причем никаких дополнительных микросхем расширения не потребуется - все необходимые средства уже есть в составе описываемой EEPROM.

Мы не будем останавливаться на параметрах микросхемы, так как они в основном совпадают с теми, что были приведены для 24LC16B. Расположение выводов показано на рис. 3.15, внутреннее устройство - на рис. 3.16. Назначение блоков совпадает с рис. 3.14.

Вы уже обратили внимание на наличие выводов АО...A3, позволяющих селектировать slave-адрес и laquo;повесить raquo; на шину 1С до 8 таких микросхем? Не будет ли здесь путаницы, шинного конфликта? В самом деле, классический вариант может адресовать только 256